10分钟答疑解惑专为高频的CUDIMM内存是个啥？

作者：智趣东西发布时间：2024-10-18

DDR5内存以高频、高带宽为重要特征，而且要发挥DDR5内存的全部实力，就必须提高运行速率，但是高频就意味着需要解决信号干扰问题。你可以看到目前市场上的高速内存，只有如金士顿FURY Renegade DDR5、芝奇少数几个厂商推出的DDR5 8000MT/s，也就仅限于此了。想要再高再快一点似乎很难达成——也正因如此，CUDIMM顺势而生，它的出现就是为了能让DDR5内存拥有更高的速率。

2024年1月，JEDEC（固态技术协会，负责存储技术的标准制定）正式发布了CUDIMM内存标准，编号为JESD323，这是一种新型内存标准，它是在传统的无缓冲UDIMM内存的基础上发展、改进而来的。

我们现在使用的内存应该被称作Unbuffered DIMM，简称UDIMM，中文是“无缓冲双列直插内存模块”，UDIMM内存是由CPU内存控制器管理的。

注意，CPU中的内存控制器包含时钟发生器（Clock Driver），这个时钟发生器用于提供必要的时钟信号，以协调内存的读取和写入，这有助于确保CPU和内存之间的数据传输同步和高效性。

以往还好，随着DDR5数据带宽的增加，负载变得越来越大，这时内存控制器的时钟发生器会“力不从心”，进而影响信号质量、导致意外的内存错误——在更高的时钟和数据速率下运行时，这个问题会变得更加严重，因为时钟信号会在很短的时间内从一个逻辑值转换为下一个逻辑值。

CUDIMM的诞生就是为了解决这个问题，通过在内存上额外集成一颗时钟发生器（Clock Driver），专门负责“过滤、增强”信号，这样从CPU内存控制器送出的“数据指令”将更为完整、准确，从而提高传输速率。

是不是猛地听起来很神奇？其实这个时钟发生器并不复杂，甚至“有点简单”：它不过是一种简单的逻辑器件，它接收两组输入时钟引脚，并驱动两组时钟引脚作为每个通道的输出。这样的组合之下，CUDIMM的DDR5内存可以拥有三种时钟模式：

1、PLL 旁路模式：时钟缓冲器仅将输入时钟传递到输出，没有任何类型的信号缓冲，这种模式被定义为传统模式，运行速率会被限制为3000MHz内；

2、单 PLL 模式：以单循环（PPL）缓冲内存控制器指令，以生成一个更高质量的时钟指令；

3、双 PLL 模式：顾名思义，时钟发生器将使用两个PLL、并根据每组传入的时钟独立生成每个子通道输出新生成的时钟。如果需要节能，还可以随时打开或关闭第二组PLL。

除了第一种模式，后两种模式会根据需要提供生成新的时钟指令，来帮助内存实现更高的传输速率。此外，CUDIMM上的时钟发生器还可以控制额外的信号延迟。

从11月起，包括金士顿、英睿达、芝奇、威刚、佰维、阿斯加特、金邦、十铨等内存厂商将陆续上市CUDIMM规格的DDR5内存，据悉会有DDR5 6400、DDR5 8000，乃至DDR5 9600MT/s多种不同速率的产品，未来还会突破10000 MT/s。

那么谁支持这种内存呢？目前已知的信息是，Intel的700系列芯片组+酷睿12/13/14代CPU~800系列芯片组（H810、B860、Z890）+酷睿Ultra 200S系列CPU以支持CUDIMM内存；AMD 600系列芯片组+锐龙 7000/8000系列CPU~800系列芯片组（B840、B850、X870/E）+锐龙9000系列CPU支持CUDIMM内存。但是注意，由于AMD CPU内存控制器的制约，CUDIMM内存在现有AMD平台上并不会有很高的速率。