台积电最新1.6 nm技术

今年5月，苹果COO杰夫·威廉姆斯（Jeff Williams）曾低调拜访台积电，台积电总裁魏哲家亲自接待。

距外媒报道，Jeff此行目标只为一件事：那就是确保苹果的2nm产能。

在AI竞赛下，台积电的产能实在是抢手，英伟达、博通、高通等科技巨头都是台积电的大客户。

不过从供应链透露的情况来看，2nm因为太先进且太贵，在很长一段时间里都会被苹果独占。

此外，由于成本预估过高，苹果预计到2026年才会在iPhone18 Pro系列上采用2nm芯片。

虽然芯片进程迭代的周期被拉长，但在追求先进制程的道路上，台积电并没有放缓步伐。

在年初公布1.6nm（TSMC A16TM）半导体工艺后，该技术在近期有了重大突破。

新思科技（synopsys）本周披露了一项针对于1.6nm工艺的背面电源布线项目，将对万亿晶体管芯片的设计至关重要。

虽然1.6nm在名字上还被叫做“纳米”，但台积电将其命名为A16，即16埃米。

埃米是比纳米还小一级的单位，因此16埃米在等价成1.6纳米后，在技术难度上其实提高了不仅一个量级。

据今年台积电发布会上公开的资料，TSMC A16TM技术将采用领先的纳米片晶体管，并结合创新的背侧电源轨方案，计划于2026年投入生产。

背侧电源轨方案是一种晶背供电的逻辑IC布线方案，该技术可以分离电源线与讯号线的配置，推动2nm以下逻辑芯片持续微缩，还能增强供电效能从而提升系统性能。

我们用大白话解释一下，那就是晶圆背面的空间很有利用的发展潜力，如果能将电源轨从前端移到背面，那么可以缓解晶圆正面的拥塞，自然就能实现芯片的微缩，这就是A16TM技术的思路之一。

据估算，相比于苹果采用的N2P工艺，A16TM技术能在相同的Vdd（正电源电压）下提供8-10%的速度提升，并在相同速度下降低15-20%的功率消耗，最终实现最高达1.1倍的芯片密度提升。

当然，想法很好，如何设计就是下一步的难题。

新思科技与台积电携手合作带来的背面电源布线技术，共同推动万亿晶体管级别的AI和多模芯片设计。

另外，台积电还与另一家软件公司ANSYS展开深度合作，双方将整合AI技术，以加速3D集成电路的设计进程。

值得一提的是，新思科技在今年年初达成协议，将花费350亿美元收购仿真软件巨头Ansys，但这项交易在今年8月遭到英国的反垄断审查，并有可能被其他国家监管机构调查。

在各方交易仍处在变数的情况下，台积电与两家公司的合作也算是给EDA行业带来一种积极的信号。

回到A16TM技术，台积电高管在会上表示，人工智能芯片公司可能会成为这项技术的首批采用者，而不是智能手机制造商。

目前已知OpenAI首颗芯片将采用该技术，专为Sora定制，OpenAI CEO奥特曼甚至打算募集7万亿美元与台积电合建晶圆厂以促进自研芯片进度，但很长一段时间里都没有进展。

超级电轨技术是A16制程技术的核心之一。它的独特之处在于能够将供电网络移至晶圆背面，为晶圆正面释放出更多的空间。这一创新设计不仅提升了逻辑密度和性能，还使A16制程技术特别适用于需要复杂信号布线和密集供电网络的高效能运算（HPC）产品。这种技术革新为高性能计算、人工智能、大数据分析等领域提供了强大的支持。

与目前较为先进的N2P制程相比，A16芯片密度提升了高达1.10倍，这意味着在相同尺寸的芯片上可以集成更多的晶体管，从而提高芯片的性能和功能。同时，在相同的工作电压下，A16的速度增快了8-10%，这一速度的提升将使得电子产品运行更加流畅，响应更加迅速。而在相同的速度下，其功耗降低了15-20%，这有助于延长电子产品的续航时间，减少能源消耗。

除了备受瞩目的A16制程技术外，台积电还公布了另一项重要技术——N4C。作为对现有N4P技术的延续和优化，N4C不仅降低了晶粒成本高达8.5%，而且提供了更易于采用的设计法则。N4C技术的出现，将进一步丰富台积电的产品线，满足不同客户的需求。

值得一提的是，N4C技术完全兼容广受欢迎的N4P技术。这意味着客户可以轻松地从N4P技术迁移到N4C技术，无需进行大规模的设计更改。这一兼容性为客户提供了极大的便利，降低了技术迁移的成本和风险。据悉，N4C技术预计将在2025年实现量产，届时将进一步推动半导体产业的发展。