当前位置:首页|资讯

Cadence virtuoso中 tran仿真中,信号源设置不合理导致的不收敛

作者:进击的二傻子丫发布时间:2024-09-29

最近在cadence virtuoso中tran仿真时发现,老是遇到不收敛的问题。 就是如果你在仿真电路时,信号源or电源信号如果用vdc去给电,那么当电路比较复杂的时候,就容易出现仿真不收敛的情况。   解决办法: 就是用类似vpluse或者vpwl这种,变化的激励源去设置就可以。如下图 [图片] 参考链接: https://bbs.eetop.cn/thread-113880-1-1.html [图片]...【查看原文】


Copyright © 2024 aigcdaily.cn  北京智识时代科技有限公司  版权所有  京ICP备2023006237号-1