湖南三安半导体申请半导体器件的制备方法及其半导体器件专利，降低肖特基势垒宽度
金融界2024年11月11日消息，国家知识产权局信息显示，湖南三安半导体有限责任公司申请一项名为“半导体器件的制备方法及其半导体器件”的专利，公开号 CN 118919551 A，申请日期为 2024 年 6 月。
专利摘要显示，本申请提
供的半导体器件的制
备方法及其半导体器
件，通过在第二掺杂
区的上方形成离子掺杂浓度大于第二掺杂区的离子掺杂浓度
的第三掺杂区，以形成深注入轻掺杂的第二掺杂区以及浅注入
重掺杂的第三掺杂区，以及通过在第四掺杂区的上方形成离子
掺杂浓度大于第四掺杂区的离子掺杂浓度的第五掺杂区，以形
成深注入轻掺杂的第四掺杂区以及浅注入重掺杂的第五掺杂
区；第三掺杂区和第五掺杂区的浅注入和重掺杂结构，能够降
低肖特基势垒宽度，从而改善器件接触电阻、导通电阻，并有利
于降低器件漏电，从而提高器件开关速度以及减小功耗。
来源：金融界
