这个节点，要被淘汰了？

半导体行业不断发展，虽然发展是一件好事，但也意味着一些成熟的技术不可避免地会走向衰落。业内人士都知道，许多代工厂已经发布了 600 nm ASIC 的最后购买通知，因为它们正转向更高效、更小的几何节点。

这将迫使汽车、航空航天、国防、电信和消费电子行业的公司重新考虑其半导体设计。然而，正如我们将要讨论的，这不一定是坏消息。

回顾半导体的发展

半导体技术的发展历程中有许多重要的里程碑。1971 年开发的 10 µm 工艺催生了 Intel 4004，它包含 2300 个晶体管，是世界上第一款商业化生产的微处理器。

这项突破性进展之后，半导体行业发展速度飞快，1974 年和 1977 年分别推出了 6 µm 和 3 µm 工艺。每次迭代都比上一次有所改进。此时，摩尔定律已经确立。该定律预测，随着半导体技术呈指数级增长，芯片密度几乎每两年就会翻一番。

20 世纪 80 年代初，晶体管尺寸缩小至 1 微米，各大公司通常将超过 10 万个晶体管封装在一块芯片上。到了 20 世纪 90 年代，晶体管数量已超过 100 万个，而 600 纳米工艺也正是从此时起首次亮相。据相关资料介绍，600 nm工艺由三菱电机、东芝、NEC、英特尔和IBM等领先的半导体公司在 1990 年至 1995 年左右实现商业化。

在这个工艺亮相的同时，“sub-micron”一词已成为现实，600 纳米工艺发挥了核心作用。这个时代引入了 CMOS 技术，可以集成多达 400 万位 SRAM 和 1600 万位 DRAM，这在当时是一次重大飞跃。

据不完全统计，三菱电机、东芝和NEC于 1989 年推出了采用 600 纳米工艺制造的 16 Mbit DRAM内存芯片；NEC于 1990 年推出了采用该工艺制造的16  Mbit EPROM存储器芯片；三菱公司于 1991 年推出了采用该工艺制造的16  Mbit闪存芯片；1994年推出的Intel 80486DX4 CPU即采用该工艺制造；IBM / Motorola PowerPC 601是第一款 PowerPC 芯片，采用 600 nm 工艺生产；75 MHz、90 MHz 和 100 MHz 的英特尔奔腾CPU 也是使用此工艺制造的。

值得注意的是，在此期间，英特尔从采用 600 纳米技术的 486 处理器过渡到采用更先进的 350 纳米工艺的第一代奔腾处理器。

在 600 nm 时代，8 英寸（200 毫米）晶圆成为行业标准，5 V 逻辑电平被广泛使用。这一时期还见证了各种工艺变体的发展，包括 BiCMOS 和 BCD 技术，这些技术使具有模拟和数字信号的混合信号应用成为可能。这些创新使得基于 600 nm 工艺开发的产品能够持续生产多年，用于从消费电子产品到工业设备等各种领域。

尽管 600 nm 工艺具有令人印象深刻的性能，但摩尔定律的不断进步推动着行业向更小的几何尺寸、更高的逻辑密度和更大的晶圆发展。12 英寸（300 毫米）晶圆的推出以及向 3.3 V 等较低逻辑电压的转变标志着新篇章的开始。

晶圆代工厂最初维持着 200 毫米和 300 毫米晶圆的双生产线，但铜金属化和浅沟槽隔离 (STI) 等技术的进步使得维持这两条生产线的盈利变得越来越具有挑战性。

这种演变导致了目前的局面。许多代工厂都在对其经典的 600 nm 工艺发出最后购买通知，促使制造商考虑迁移到更新的技术。

为什么现在放弃600nm？

随着半导体工艺从 600 纳米发展到更小的几何尺寸，旧技术中使用的材料越来越难采购，而且往往不再符合当前的环境和安全法规。维护这些过时工艺的设备也变得越来越昂贵，使得代工厂无法继续生产。

新工艺的显著优势也不容忽视。130 nm 和 180 nm 等工艺支持更高的逻辑密度、更高的功率效率和更高的可靠性，并具有铜金属化和浅沟槽隔离 (STI) 等功能。向 12 英寸 (300 毫米) 晶圆的过渡进一步巩固了这些新工艺作为行业标准的地位，为现代应用提供了更好的性能和成本效益。

于是，不少晶圆厂已经对这个工艺的ASIC 发布了最后的购买通知。

虽然对最后一次购买通知的最初反应可能是对迁移设计的成本和复杂性的担忧，但这应该被视为一个机会，而不是需要克服的业务停滞问题。更高的性能、更低的功耗和增强的功能变得更加容易实现。

GlobalFoundries (GF)、台湾半导体制造公司 (TSMC)、XFAB 和 SK keyfoundry 等代工厂提供了广泛的选择，以促进从 600 nm 的迁移。这确保了稳定的供应链，同时为产品改进和创新开辟了道路。

对于汽车制造等行业来说，向现代化流程的转变至关重要，因为这些行业的行业标准受到严格执行，可靠的供应链对于生产至关重要。

让我们先从好处开始说起。将设计从 600 nm 或 350 nm 迁移到 180 nm 或 130 nm 等更先进的工艺具有诸多优势：

1、新技术提供了更高的逻辑密度，从而允许在相同的硅片面积内实现更多的功能。

2、可以集成更复杂、更强大的电路，增强整体产品功能。

3、根据设计要求，高级节点可以支持更高的时钟频率或更低的功耗。

4、铜 BEOL 金属化和多达八层金属层提高了对电迁移的弹性，并为高速信号提供了更好的性能。

5、浅沟槽隔离 (STI) 技术可提高密度并降低“闩锁”风险，“latch-up”是旧工艺中常见的故障点。

四种硅晶体管节点的特性比较

然而，与现有设计的兼容性应是主要考虑因素。许多较新的工艺提供双栅极氧化物选项，在提供更现代技术优势的同时，保持与较旧的 5 VI/O 标准的兼容性。这确保设计可以在对原始规格进行最小更改的情况下进行更新。

此外，130 nm BCD 节点现已成为非常成熟的技术，可提供更多工艺选项，包括不同高压等级的晶体管、非易失性存储器（OTP、闪存）、MIM 电容器、齐纳或肖特基二极管等。这有利于将复杂的模拟/RF 功能集成到更具竞争力的片上系统解决方案中。更高的集成度为微调片上模拟功能和校准外部传感器提供了选项，从而提供了系统级成本效益。

130 nm 的较小特征尺寸允许集成 Arm Cortex-M 类处理器（或类似的 RISC-V），且几乎不会产生额外的硅成本。事实上，所需的 CPU 性能和内存需求将成为集成可行性的主要因素。低端 CPU 只需要几平方毫米的硅面积。同样，64 或 128 Kb 的 SRAM 也可以以经济高效的方式集成。

大量经过硅验证的第三方 IP（包括模拟和数字 IP）的出现简化了附加功能的集成，而这在 600 nm 工艺中根本无法实现。此外，用于较新的 12 英寸晶圆的改进光刻技术可降低缺陷率并实现更好的设备匹配，从而提高制造产量。

未尝不是一件好事

将 600 nm 或 350 nm CMOS 产品迁移到 130 nm 工艺涉及几个关键步骤和注意事项，通常首先要全面评估新设计是否与旧设计引脚兼容或是否应包含新功能。

这一决定将显著影响所需的工程工作量。例如，由于原始设计数据库的年限和潜在过时性，可能需要进行全面重新设计。这将涉及规划和技术选择、设计、模拟和验证。

还值得注意的是，根据复杂程度，设计工作可能需要几个月的时间。然后，还需要三个月或更长时间进行制造，并需要额外的时间进行验证和鉴定。简而言之，遗留设计数据库的存在并不能保证设计的自动迁移。

不过，迁移到 130 nm 等较新的工艺技术可确保连续性，并提供增强和现代化的机会。例如，ISO 26262 等汽车安全标准（在 600 nm 时代尚不存在）可以无缝集成到新设计中，而无需显著增加硅片面积。

新技术还支持更高的集成度，允许集成传感器和增强通信接口等附加功能。这可以显著改变各种产品的价值和使用情况。当然，利用现代供应链也有好处。大多数 300 毫米晶圆厂已经提供某些认证，这有助于更顺畅的生产流程。这对于需要长期供应承诺的行业（如航空航天和汽车）尤其有利。

从这个意义上说，这是双赢！将较旧的航空航天部件重新设计为较新的技术可以降低成本并提高性能，同时满足严格的资格要求。这可以将旧产品转变为更具竞争力和面向未来的解决方案，开辟新的市场机会并延长其生命周期。

因此，最后一次购买通知并不可怕；它只是一种创新。只要有正确的心态和一些精心的规划，它就会提高所有人的标准。

本文来自微信公众号 “半导体行业观察”（ID：icbank），作者：EnSilica，36氪经授权发布。